This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(2)

-174662**特開2002**

公開番号

(11) 格辞田殿

74662A) -2002-

坪成14年6月21日(2002.6.21) (43)公阻日

(51) IntCL?		建 別配号		FI			Ť	· (多考) · (-12-1-
G01R 3	31/28			G 1 1	G11C 29/00		671B	26032
0)	31/3185						675L	5L106
G11C 2	00/ec	671		G 0 1	G01R 31/28		>	
		675					M	
							Ø	
			物質服役	未開決	開水項の数14 OL (全 17 頁)	OL	(全 17 頁)	最終頁に統く

(21)出版路号	体型 2000371585(P2000371585)	(71) 田閣人	(71) 出題人 000005108 株子合社日本國化部
(22) 出版日	平成12年12月 6 日 (2000. 12. 6)	(71) 出題人	
			株式会社日立超エル・エス・アイ・システィナ
		表面母(22)	五六 東京都小平市上水本町5丁目22番1号 林 金樹
			東京都小平市上水本町6丁目2番1号 株式会社日立組工ル・エス・アイ・システム
		ズ内 (74)代理人 100081938	ズ内 100081938
			弁理士 勧若 光政 最終頁に統く

半導体集積回路装置とそのデスト方法 (54) [発明の名称]

(57) [取約]

組稿化を図った半導体集積回路装置とそのテスト方法を 【嶼題】 高密度で高性能及び高値類性とテスト時間の 協供する。

の供給開始時に電源級に発生するノイズ周波数よりも高 ッチ回 記テスト回路において、上記内部回路へのクロック信号 略へのテストパタンの入力動作と、上記第2のラッチ回 に入力されるテストパタンを保持する知!のラッチ回路 及び上記テストパタンに対応した内部回路の出力信号を 路に保持された出力信号の出力動作とを上記クロック信 い周波数にされたクロック信号を上記内部回路及びテス クロック信号に従って動作する内部回路 母に対応し、かつその周期よりも長い周期により行う。 保持する類とのラッチ回路を含むテスト回路を備え、 ト回路に継続的に供給した状態で、上記第1のラ [解決手段]

フパも知識されたでし いなである音がないない SDEAALES-XXXXXXXXXXXX (イスキ) リーテノ出る個人を必要

の出力個号を保持する第2のラッチ回路を含むテスト回 上記内部回路に入力されるテストパタンを保持する第1 のラッチ回路及び上記テストパタンに対応した内部回路 クロック信号に従って動作する内部回路 [特許額状の範囲] [加水項1]

ック信号を上記内部回路及びテスト回路に継続的に供給 した状態で、上記第1のラッチ回路へのテストパタンの 上記内部回路へのクロック個号の供給開始時に電源級に 発生するノイズの周波数よりも高い周波数にされたクロ 入力動作と、上記第2のラッチ回路に保持された出力信 母の出力動作とを上記クロック個号に対応し、かつその 周期よりも長い周期により行うことを特徴とする半導体 上配テスト回路は、 集積回路裝置。

[糖求項2] 散求項1において、

上配内部回路は、内蔵されたメモリ回路であり、

上記テストパタンは、上記メモリ回路に供給されるアド レス偕号と動作制御僧号とを含み、

Х Ж リ回路の観み出し借号であることを特徴とする半導体類 上配第2のラッチ回路に取り込まれる出力信号は、 積回路装置。

【簡求項3】 請求項2において、

上記テスト動作のときのクロック信号は、上記メモリ回 路の通常の動作状態に対応した周波数であることを特徴 とする半導体集積回路装置。

【間求項4】 請求項2又は3において、

上記テスト回路は、

上記メモリ回路に供給されるテストパタンとその期特値 を生成するテストパタン生成回路と、 上配第1のラッチ回路に保持されたテストパタンの入力 と、通常動作ときの入力とを切り替える切替回路と、

力倡号と上記期特値とを比較する比較判定回路とを更に 上記メモリ回路から競み出された第2のラッチ回路の出 含むことを特徴とする半導体集積回路装置。

【酵水項5】 酌水項4において、

上記比較判定回路の判定出力とメモリ回路に入力される アドレス信号とを受けて敬済を要否を判定する教済解析 上配テスト回路は 回路と、

上記救済解析回路での救済アドレスを保持する救済アド レスレジスタとを更に備えてなることを特徴とする半導 体集積回路装置

【開求項6】 開求項1又は5において、 上記メモリ回路は複数個からなり、

スト対象のメモリ回路を指定するメモリ選択回路を更に 備え、かかるメモリ選択回路で選択されたメモリに対し て上記テスト動作が奥施されることを特徴とする半導体 上記テスト回路は、上記複数個のメモリ回路のうち、

集積回路裝置。

上記内部回路は、倫理回路であり、 【糖水項7】 樹水項1において、

上記第1と第2のラッチ回路は、上記輪理回路の入力部 と出力部に散けられるフリップフロップ回路に組み込まれてなることを特徴とする半導体集積回路装置のテスト

【精求項8】 糖求項7において、

の通常の動作状態に対応した周波数であることを特徴と 上配内部回路 上記テスト動作のときのクロック僧号は、 する半導体集積回路装置。

【腑状項9】 請求項7又は8において、

上記テスト回路は、

上配輪理回路の入力部に散けられた第1のラッチ回路に 上記論理回路の出力信号を保持する類とのラッチ回路の 供給される入力倡导を形成する擬似乱数発生器と、

出力信号を受ける応答圧縮器とを更に含むことを特徴と する半導体集積回路装置。

[翻 東 項 1 0] 関 東 項 9 に お い て 、

上配内部回路の輪理回路は複数のプロックに分けられ、 上配テスト回路は、

それに対応された上記模似乱数発生器からシリアルに第 1のラッチ回路にテストパタンを入力し、かかるテスト ルに応答圧縮器に出力させることを特徴とする半導体集 パタンに対応した類2のラッチ回路の出力信母をシリア 記第1と類2のラッチ回路を介して直列形態に接続し、 上配各プロック内の複数のフリップフロップ回路を、 積回路裝置。

回路及び上記テストパターンに対応した内部回路の出力 借号を保持する第2のラッチ回路を含むテスト回路を用 路に入力されるテストパターンを保持する第1のラッチ 【静水項11】 クロック信号に従って動作する内部回

し、上記第1のラッチ回路へのテストパターンの入力動 作と、上記第2のラッチ回路に保持された出力信号の出 上記内部回路へのクロック信号の供給開始時に電源線に ック個号を上記内部回路及びテスト回路に継続的に供給 発生するノイズの周波数よりも高い周波数にされたクロ りも長い周期により行うことを特徴とする半導体集積回 力動作とを上記クロック信号に対応し、かつその周期よ 路装置のテスト方法。

【簡求項12】 静求項11において、

上記テストパターンは、メモリ回路に供給されるアドレ 上記内部回路は、内蔵されたメモリ回路であり、 ス個号と動作制御個号を含み、

リ回路の競み出し信号であることを特徴とする半導体集 上記第2のラッチ回路に取り込まれる出力信号は、メモ 債回路装曜のテスト方法。

[散求項13] 請求項11において、

上配内部回路は、論理回路であり、

上記第1と第2のラッチ回路は、上記論理回路の入力部 と出力的に設けられるフリップフロップ回路に組み込ま れてなることを特徴とする半導体集積回路装置のテスト

【樹状項14】 階状項12又は13において、

上記テスト動作のときのクロック信号は、上記内部回路 の通常の動作状態に対応した周波数であることを特徴と する半導体集積回路装置のテスト方法。

[発明の詳細な説明] [000] [発明の属する技術分野] この発明は、半導体集積回路 **按置とそのテスト方法に関し、特に高周波数のクロック** 借母で動作する大規模集積回路装置とそのテスト方法に 利用して有効な技術に関するものである。

ISTを用いてテストするテスト方法として、米国特許 【従来の技術】大規模集積回路 (L.S.I.) に搭載された 第5173906号、日本国特許第2614413号が RAM(ランダム・アクセス・メモリ)をテスト回路B ある。上記のテスト方法では、テスト回路BISTにス キャン回路付きフリップフロップ回路FFを用いること を提案している。したがって、上記のテスト方法は、 [0002]

を行なう、 (2) 評価テスタの処理能力を超える高い周 (1) スキャン回路を用いてRAM一BISTへの設定 用いたRAMテストを行なう、(3)スキャン回路を用 いて(違いサイクルで)テスト結果を回収するという手 彼数のクロックをしよしに印加し、RAM-BISTを 質が用いられる。

行なう場合、まず最初に評価テスタの処理しうる周波数 のサイクルでクロックを巴拉して、RAM-BISTの る。または、1度クロックを停止させた後に、あらため て評価テスタの処理しうる困波数サイクルのクロックを 処理能力を超える高い周波数サイクルでRAMテストを レジスタに対して散定を行ない、しかる後に、クロック もしくは、1度クロックを停止させた後にあらためて所 は、RANテストを行なったクロックサイクルの周波数 を評価テスタの処理しうる周波数のサイクルに減速させ 印加して、RANテスト結果が格納されているレジスタ サイクルをRANIをテストしたい周波数に高速化する、 [0003]上記のように従来技術では、評価テスタ 盟の周波数のクロックを印加し、RANテストを行な う。また、RAMテスト後のテスト結果回収のために の値を回収する。

[発明が解決しようとする課題] 近年のしぶ | 内装子の 頃ノイズは増加する方向にある。本顧発明者等において は、クロック印加開始時と停止時には、亀頭に対するし 高密度化と各株子の動作高速化により、LSIの動作館 SIのインピーダンスが急変するので大きな亀頭ノイズが発生することを見い出した。この亀頭ノイズは、LS [0004]

の段響き込みが発生した場合、上記RAM-BISTの 発生する電源ノイズによる誤動作への対策について考慮 る。したがって、このような電源ノイズによりレジスタ また、テスト結果惰報も同様に破壊されて正しいテスト 結果が得られない。つまり、前配の公知例ではクロック **皆号の供給や停止、あるいはクロック周波数の変化時に** 敗定情報は破壊されて正常テスト動作が期待できない。 |内のレジスタのデータを不慮に杳き換える恐れがあ されていない。

の方法で給電を行なうので、実際の製品で使用する場合 【0005】上記クロック停止/開始時に電源ノイズが は、消費電流変化 エハ上に完成されたし、51のテスト時は「針当て」など 次のことが原因で 場合、クロック信号の供給を開始したときに消費される 電流が、上記のしら1の高密度化により増大する。電源 あると推測される。前記のようにし、51の高密度化によ (=クロック個号に接続される索子数) が膨大となった また、電源系のイ ンピーダンスが高い程電源ノイズは増大する。半導体ウ と配頒給電系の持つインピーダンスとの損に比例する。 り、しいしに搭載されるフリップフロップ回路ドド数 よりも電源系のインピーダンスが高い場合が多いため に、上記の電源ノイズはより深刻な問題となる。 ノイズ (電源電圧や接地電位の揺れ) 発生するメカニズムを検討した結果、 つまり、消費電流の変化が大きい程、

【0006】本職発明者のは、最先端の製品開発の中で チでも、電源ノイズを減らすことができないことを意味 タの処理しうる周 に、亀原米のインピーダンスを減らす目的で、LSI内 このような電源ノイズの問題に直面した。本爾発明者ら の実験では、クロック信号の供給を開始した瞬間に電源 **電圧1. 5 Vに対して0. 7 V振幅で約10 M H z のよ** うな電源ノイズの発生することが観測された。このよう タのデータが破壊されてしまい、正しいしSIテストを **奥施することは困難である。このことは、前配従来技術** れているが、これにはチップ上に膨大な必要を割り当て ることとなり、しかも必ずしも十分な解決とはならない な電源ノイズの発生する環境では、1. 5.1内部のレジス にハイパスコンデンサを埋め込むことが一般的に行なわ 波数まで低くしてゆつくりと動作させるようなアプロー する。このような電源ノイズを根本的に低減するため のように周波数を切り替えて評価テス 場合が多い。

したし、こにおいては、電源ノイズの周期がし、51の動 作サイクルに対して比較的低いことに注目した。逆にい 00MHzのようなクロック信号をLSIに供給した場 上記高密度及び商性能化 MH2程度の周期 台、電源線に発生するノイズが数十mV程度にしかなら うならば、上記クロック信号の供給を開始した瞬間に発 を持っており、それよりも十分高い約500MHz~8 ないという現象に着目した。この原因は、上記電源ノイ 生するノイズは、前配のように約10 [0007] 本國発明者らは、

ダクタンス成分からなる共振回路において、共振周波数 (約10NHz) より高い動作周波数のクロック信号で ノイズ振幅が減少すると考えられる。 奥際に、1.5.1の 動作サイクル800MH2で測定した観視/イズは数十 ズが電源端子での配線抵抗、寄生容量あるいは奇生イン は、かかる高い周波数に「追従できなくなる」ことから のことを利用して、本類発明者においては、高密度、高 性能の半導体集積回路装置とそのテスト方法の開発に至 mV程度にしかならないことが実験で確かめられた。

この発明の前記ならびにそのほかの目的と新規な特 で高性能及び高信頼性とテスト時間の短縮化を図った半 【0008】この発明の目的は、高密度で高性能及び高 **信頼性を奥現した半**導体集積回路装置とそのテスト方法 を提供することにある。この発明の他の目的は、高密度 導体集積回路装置とそのテスト方法を提供することにあ 徴は、本明細箏の記述および添付図面から明らかになる

記の通りである。クロック信号に従って動作する内部回 号の供給開始時に電源線に発生するノイズ周波数よりも [課題を解決するための手段] 本願において開示される 発明のうち代装的なものの概要を簡単に説明すれば、下 路に入力されるテストパタンを保持する第1のラッチ回 路及び上記テストパタンに対応した内部回路の出力信号 上記テスト回路において、上記内部回路へのクロック信 高い周波数にされたクロック信号を上記内部回路及びテ スト回路に継続的に供給した状態で、上配第1のラッチ 回路へのテストパタンの入力動作と、上配第2のラッチ 回路に保持された出力信号の出力動作とを上記クロック を保持する第2のラッチ回路を含むテスト回路を備え、 **侮号に対応し、かつその周期よりも長い周期により行**

回路へのクロック個号の供給開始時に電源線に発生する る。 クロック個号に従って動作する内部回路に入力され るテストパターンを保持する第1のラッチ回路及び上記 る第2のラッチ回路を含むテスト回路を用い、上配内部 上記内部回路及びテスト回路に継続的に供給し、上記第 【0010】本願において開示される発明のうち他の代 **表的なものの概要を簡単に説明すれば、下記の通りであ** テストパターンに対応した内部回路の出力信号を保持す ノイズ周波数よりも高い周波数にされたクロック信号を 1のラッチ回路へのテストパターンの入力動作と、上配 第2のラッチ回路に保持された出力個号の出力動作とを 上記クロック信号に対応し、かつその周期よりも長い周

[0011]

[発明の奥施の形態] 図1には、この発明に係る半導体 集積回路装置に散けられるテスト回路の一東施例の概略 ブロック図が示されている。この奥施例では、半導体集

慣回路装置し 3 1 に形成される図示しない内部回路、例 むレジスタ (a) ないし (d) と、そのレジスタの選択 回路を構成するレジスタアドレス生成カウンタ、及びレ ジスタアドレスデコーダからなるテスト回路が散けられ えば論理回路やメモリ回路に直接的にテストパタンを入 カし、かかるテストパタンに対応した出力信号を取り込

特開平14-174662

E

ストパタンの入力及びかかるテストパタンに対応した論 【0012】上記レジスタ (a) ないし (d) は、論理 回路をテストするの場合には論理回路の入力と出力の間 理回路の出力信号あるいはテストパタンに対応したメモ リ回路の競み出し信号を取り込む機能とを併せ符つもの に散けらるフリップフロップ回路、メモリ回路をテスト する場合では入力信号や出力信号を保持するフリップフ ロップ回路としての機能と、上記テスト動作のためのテ

ト信号は、テスト用の入力信号とされる。カウンタリセ ット信号によりレジスタアドレス生成カウンタをリセッ 【0013】データ入力信号、イネーブル信号、誓き込 みトリガ信号及びカウントアップ信号とカウンタリセッ トさせ、カウントアップ信号を供給すると、レジスタア ドレス生成カンウタの計数動作に対応してレジスタ

[6000]

る。レジスタアドレスデコーダは、上記レジスタアドレ (A) ~ (d) を選択するレジスタアドレスを生成す スを解読し、例えば計数動作に対応させてレジスタ

(a) ~ (d) の選択信号を形成する。

ータ入力)端子は、共通に接続されて上記データ入力信 [0014] レジスタ (a) ~ (d) のSD (セットデ **号が供給される。レジスタ (a) ~ (d) のSE (セッ** (セットトリガ) 猫子は、共通に接続されて上記 き込 トイネーブル)端子は、共通に接続されて上記イネーブ ル債母が供給される。レジスタ(a)~(d)のST みトリガ信母が供給される。上記レジスタ(a)~

(d) のSS (セットセレクト) 猛子は、上記レジスタ アドレスデコーダにより形成されたレジスタ選択信号が それぞれに供給される。そして、半導体集積回路装置し 31には、システムクロックが供給されいる。

ウンタをリセットさせ、カウントアップ信号を供給して を入力し、審き込みトリガ信号を供給すると、シリアル 【0015】イネーブル僧母を有効として上記レジスタ にカウンタリセット倡母によりレジスタアドレス生成力 レジスタ(a)~(d)を順次に選択し、かかるカウン トアップ信号に対応させてデータ入力からテストパタン (a) ~ (d) をテストモードに設定し、上配のよう に入力されたテストパタンはレジスタ (a) ないし

【0016】上記イネーブル個号を無効にすると、上記 (引) に個次に警舎込まれる。

レジスタ(a)~(d)は哲配テストの対象である論 理回路やメモリ回路に対してテストパタンを入力し、か かるテストパタンに対応した出力信号を保持する。つま

OR (楹理粒)を介してデータ出力がシリアルに得られ を順次に選択すると、カウントアップ信号に対応させて る。この韓型和ORは、レジスタ(a)~(d)のCQ (キャプチャデータ出力) 協予を共通に接続したワイヤ 【0017】上記イネーブル信号を有効にして再びテス トモードに散定し、上記のようにカウンタリセット倡号 によりレジスタアドレス生成カウンタをリセットさせ、 カウントアップ信母を供給してレジスタ (a)~ (d) **一ド論理によっても構成することができる。**

回路を用いた書き込み/読み出し制御回路例であり、例 のあるレジスタ、または、RAM一BIST終了後に値 【0018】上記のように図1の東値例では、レジスタ えばRAN-BISTを実行する前に値を設定する必要 を脱み出す必要のあるレジスタ (a) (b) (c)

(d) に対して、響き込み、または舵み出しを可能とし タアドレスデコーダによって形成された信号のハイレベ りなされる。システムクロック入力ピンは、高速なパル スジェネレータに接続され、RAMテストで必要とする して、データ入力、イネーブル、警舎込みトリガ、カウ たものである。レジスタ (a) (b) (c) (d) の遊 択は、レジスタアドレスを生成するカウンタと、レジス ントアップ、カウンタリセット、データ出力ピンは、L **らーテスタと核焼され、しらーテスタの処理しうる周波** ル('H')をレジスタのSS協子にを与えることによ 任意の周波数のクロックパルスが印加される。 数のサイクルで慰留が行なわれる。

の基本回路の一坂施例の回路図が示されている。この奥 **植倒で用いられるレジスタは全てNUXーSCAN方式** で自動診断が可能なデータイネーブル(D.E.)付きフリ ップフロップ (FF) である。ここでNUX-SCAN の倫理診断方式とこの発明に係るテスト回路ないしテス がって、L.S.Iの診断方式をNUXーSCAN方式に限 定するものではなく、他の診断方式 (例えはしらら1)方 式)であってもかまわない。また、特にLSI胗断を必 【0020】図2において、SEN (スキャンイネーブ 哲を行なっために必要な診断アンである。また、C.K.は 31のシステムクロックである。これらのピンは説明 【0019】図2には、この発明に用いられるレジスタ 方式のフリップフロップドドを利用した理由は、これら ト方法との混在可能であることを示すものである。した 取としないならば、麨断なしドドとしてもかまわない。 ル:Scan Enable) 掻子、SID(スキャンインデータ; Scan In Data) 雄子、SOD(スキャンアウトデータ: ScanOnt Data) 雄子は、NITXーンCAN方式で自動物 【0021】図2において、DE (データイネーブル の包略行のため、以降省略してあらむすこととする。

又はQの個母を取り込む。そして、CK(クロック:CI 入力段側のラッチ回路をラッチ状態にして取り込んでデ ンデータ)端子か らの信号を取り込み、ロウレベル(論理の)なら上記D ock)のハイレベル(論理1)により入力段側のラッチ回 路をスルー状態にして入力データを取り込み、出力段倒 に取り込まれたデ はスルー状態とさ ト: Data Out) の信号を取り込む。上記SEN (スキャ ータを保持する。CKのロウレベル (論理0) により、 ンイネーブルe) 猫子をハイレベル (輪理一) にすると、 取り込み、ロウレベル(輪埋り)なら(1) (データアウ マルチプレクサがら 1 D (スキャンイ **一夕を保持し、出力段側のラッチ回路** れて入力段側の出力個号の取り込みを のラッチ回路をラッチ状態にして直前

DEBUSENE **論理0にすれば、データ端子Dからの信号の取り込みと** あり、通常の論理シーケンスを実行する。DEとDEN **ャンインと、保持されたデータのスャキンアウトを実施** て奥施するもので トパターンのスキ を論理1にすれば、3110からのテス 保持を上記クロック個号にKに動作し [0022] 上記図1のレジスタは、 することができる。

パタンの入力と、かかるテストパタンに対応した出力信 し可能レジスタで のみを供給する場 の一実施例のブロック図が示されている。(A)は書き (B) は雷き込み 号の取り込みが可能とされる。(B)の書き込み可能レ ジスタは、例えばメモリ回路のようなアドレス倡号のよ ジスタは、テスト ジスタは、倫理回 込む場合に用いら いられるレジスタ 路やメモリ回路の出力信号のみを取り、 [0023] 図3には、この発明に用 可能レジスタであり、(C)は読み出 ある。(A)の誓言込み/脱み出しレ 合に用いられる。(C)の税み出しア うにテスト対象回路に対して入力信号 込み/粧み出し可能レジスタであり、

のみが代表として例示的に示され、前記スキャンインや は省略されている。クロック端子は三角により表してい SEN, SOD 【0021】図3の各レジスタ (A) ないし (C) にお いて、ブラックボックスで示したレジスタは、前配図2 の回路から権成される。回図では、猫子口、DE及びの スキャンアウトに関連する端子SID.

ルチプレクサにより前配D (データイン) とSD (セッ 【0025】図3(A)では、2つのマルチプレクサと 制御されるマルチプレクサにより前配10m(データイネ カされる。また、上記SE (セットイネーブル)により (セットイネーブル; Set Enable) により制御されるマ ーブル)と、ST (セットトリガ:Set Trigger)とSS (データアウト) 偕号が、上記SS (セットセレクト) タの口端子に入 (セットケレクト; Set Select) との論理和がレジスタ つまり、SE のDE 塩子に供給される。 そして、レジスタからのQ 2つの論理和ゲート回路が追加される。 トデータイン;Set Data In)とがレジス

> Data Enable)をハイフベラ(智斯1)にすると、マルチ プレクサがい(データイン:Data In)猶子からの信号を

る。図3(B)では、(V)の構成に対してCQ(キャプチャデータアウト)を出力する回路が削除される。図 3 (C)では、(A)の構成に対してSEとSTによる により制御される論理和ゲートを介してCQ(キャブチ ャデータアウト: Capture Data Out) として出力され

入力回路が削除される。

つ、連続して印加している状態のまま、レジスタへの番 制御をシステムクロックと、それより低い周波数にされ き込み、競み出しをシステムクロックに対してあたかも 非同期であるかのようにLSIテスタの処理しうる周波 て、上記のようなシステムクロックに対してあたかも非 のサイクルで行う動作を、便宜上「擬似的クロック非同 た信号SE、ST及びSSとに対応させて行なう。つま 同期であるかのようにしら!テスタの処理しうる周波数 スト回路BISTに対する散定やテスト結果の読み出し り、システムクロックをレジスタに対じて高速で、か 数のサイクルで行うようにされる。以下の説明におい [0026]図3 (V) ないし(C)のレジスタは、 期動作」のように表現するものである。

回路規模、レイアウトサイズを考慮すれば、審き込みが 要なレジスタ、両方とも必要としないレジスタに分類し て、図2、図3 (A) ~ (C) の回路を使い分けること 【0027】RAM一BISTの全てのレジスタに対し 必要なレジスタ、糖み出しが必要なレジスタ、両方が必 て図3 (A) の構成にすることが可能である。しかし、 が合理的である。

【0028】図3のレジスタにおいて、誓き込み動作に ついて説明する。SE(セットネーブル)信号は、レジ スタに対して、通常動作を行なわせるか、擬似的クロッ ク非同期審き込み動作を行なわせるかを選択する倡号で モードとなる。つまり、D、DEの信号を受け付けない ある。SE偕母に対してロウレベル('L')を入力し う。つまり、図3のレジスタのSEに「L'を入力した 場合、図2の回路と等値である。SEに対して、HTを 入力した場合、前記「擬似的クロック非同期審き込み」 た場合、レジスタは通常のレジスタとして動作を行な 状態になる。

【0029】SD (セットデータイン) は、「擬似的ク ロック非同期番き込み」モードにおける、レジスタ番き 込みデータである。つまり、響き込みたい信号(テスト 「擬似的クロック非同期警舎込み」モードにおける り、パルス入力がハイレベル('H'')の時、上記らD ル(H')の時、レジスタが選択される。ST(セッ ドにおけるレジスタ警舎込みトリガ信号である。つま トトリガ)は、「擬似的クロック非同期番き込み」モ パタン)を50に入力する。55(セットセレクト) レジスタ選択信号である。つまり、SSがハイレベ に入力されたデータがレジスタに審き込まれる。 ť

[0030] 図4には、図3のレジスタの動作の一例を 説明するためのタイミング図が示されている。図4のタ

がって、図3のレジスタにおいてもクロックによつて同 **ク)入力信号が記述されていることに注目されたい。図** イミングでは、図3では省略したCK(システムクロシ 3のレジスタの核の部分は図2と同じものであり、した 期化された回路である。

特開平14-174662

(9)

き込み動作は発 【0031】図3の英施例回路は、図4のタイミング図 から明らかなように、レジスタに対しては、上記のよう なシステムクロックCKが印加されているにもかかわら ず、SS=・H・(レジスタを選択)かつST=・H・ (審き込みを許可)した場合以外に、

生しない。したがって、ST信号を動作トリガのように システムクロックにKの動作周波数にかかわらず、ST 信号トリガパルスのサイクルによって制御できるこどが 取り扱えば、ST信号の・II・パルス幅がシステムクロ ックに下のサイクルに対して十分に広い場合において、

xのような地域サイクルのクロックCKが印旨されてい く、テスタ処理可能な遅い周波数に適合された避い周波 数とされた前記の「撥似的クロック非同期」き込み」制 [0032] 上記により、前記500NHz~800M る状態においても、クロックの周波数を落とすことな 御が 英現できる。

を選択する。そして、STをハイレベルにすると、クロ 前記のような「擬似的クロック信号同期動作モード」に パタンを入力し、SSをハイレベルにして当該レジスタ シケ値与CKに回扱して上記SDの循型Oがレジスタに **毎き込まれる。このとき、クロックにKの周波数が高い** ので、上記ST信号がハイレベルである期間内において かかるクロックCKに同期して上記SDから入力された テストパタンである論理 0 が複数回にわたって審ぎ込ま 対応されたものである。5Dに(論理0)としてテスト H.)とした督き込み/競み出しモード (テスト) は、 【0033】図4において、85をハイレベル (* つまり、同じデータが何回か き込まれる。

パタンが審き込まれてしまうことはない。 つまり、この キャンに対応してレジスタが順次に選択されることに対 【0034】 30をハイレベル(輪車1)にし、33を ロウレベルにして当核レジスタを非選択にすると、ST 上記SDから入力されたハイレベル(論理1)のテスト ときには、SSによって選択された別のレジスタに対し て上記SDから入力された論理1のテストパタンが上記 **% 丁がスイフペルの超距、 クロック値母に K に回期した** 何回か繰り返して奢き込まれる。上記ららのアドレスス 応して、上記SDに入力されるテストパタンがシリアル をハイレベルにしても当該レジスタが非選択であるので

ネーブル信号がハイレベルの期間は、審き込み/競み出 [0035] 図5には、前配図1の英植例回路の動作の しモード(テスト)とされ、前配のような「擬似的クロ 一例を説明するためのタイミング図が示されている。イ に各レジスタにセットされる。

[0036] イネーブル信号をロウレベルにすると、通常モードとなってRAMテストが収施される。つまり、RAMに対しては前記レジスタ(a)、(b)にセットされてテストパタンに対応してメモリアクセスが行われる。このメモリアクセスにより例えはレジスタ(c)や(d)には概み出しデータが出力される。

[0037] イネーブル信号を再びハイレベルすると、き込み/配み出しモード (テスト) とされ、前記のような「擬似的クロック非同類概み出し」制御によって、しい「テスタの処理しうる周波数のサイクルに対応したカウンタアップ信号によりレジスタアドレスを生成し、レジスタ (c) と (d) を題次に選択し、それに対応させてデータ出力から前記テストパタンに対応した観み出し信号をシリアルに出力させる。

[0038]図I及び図5に示した奥施例では、イネーブルないし き込みトリガ等の各制御ピン、およびデータ出カピンをLSIピンとし、LSIテスタによつて直接的に制御、出力判定するものとして示したが、例えばこれをJTAGインターフェイス等を介して間接的に制御することも回能である。

【0039】図6には、この発明に係る半導体集積回路接價の一架施例のプロック図が示されている。この英施例は、RAN-BISTに組み込んだ半導体集積回路装置に向けらている。この英施例の半導体集積回路装置は、以下の各回路プロックにより構成される。

【0040】1はRANIテストバタン生成回路であり、 2はテスト対象RANI選択回路である。つまり、1つの 半導体集積回路装置に複数のRAMが搭載された場合、 各RANI毎に同じテストバタン生成回路 I で生成したデ ストバタンを用い、上記テスト対象RAM選択回路によ り指定される複数のRAMを順次に切り替えてデストを 実施するものである。

[0041] 3は、切替回路であり、テスト動作ーシステム動作との切替動作を行う。つまり、切替回路3は、RAM14に対して一般論理で形成された信号による通常のメモリアクセスと、テストバタン生成回路1で生成されたテストバタンによるメモリアクセスとの切替を行う。4はRAM出力と出力期待値とを比較する判定回路であり、出力期待値は上記テストバタン生成回路1により形成されたものが伝えられる。5は、判定レジスタであり、上記判定回路4の判定結果(テスト結果)を格納する。1250年

[0042] 6は、救済解析回路であり、不良RANプドレスからフューズによるRAN欠陥救済方法(救済アドレス)を計算する。この救済解析回路6で計算された救済アドレスは、救済アドレスレジスタ?に格納される。8は不良アドレスを配催するフューズ回路である。フューズデータ転送制御回路9は、上記フューズ回路の不良アドレスデータをRANIAに転送する。

【0043】10はレジスタアドレス生成回路であり、 テスト対象RAN選択回路2、テストバタン生成回路 - 割やしジュカらみが粉深アドレスしジュカッを描す

するレジスタのアドレス借号を生成する。アドレスデコ 回路の動作を制御 レジスタ7を構成 **一ダ回路 I 1は、上記アドレス信号を解説して上記レジ** 各レジスタの出力 選択されたレジス IN、MUX-CよるMUX-SCAN方式での試験を 用して、NUX-する。RAM14は、テスト対象のメモリ回路である。 ロール回路であ 夕の結果出力を行う。13は、コント り、以上のRAM一BISTの各要券 行うときのシステムクロックを形成す 1、判定レジスタ5及び救済アドレス なお、PLLはクロックを選択的に分 スタの選択信号を形成する。12は、 個号の論理和を取る〇R回路であり、

[0044] 図6のRAM一BIST回路では、RAM一BISTの制御をコントロール回路13が統括する。コントロール回路13は動作モード選択信号で制御される。図6のRAM一BIST回路でのRAMテストを行う手順は以下の通りである。システムクロックを印加する。クロック周波数はRAMテストを行なうための任意の周波数、例えば英際の動作周波数に対応された高い周波数とされ、RAM一BISTによる動作終了まで停止する必要がなく継続的に供給される。

して条件 (テスト 択(RANIが複数ある場合)、切替回路3に対してはテ 【0045】動作モードを「レジスタ散定モード」にす る。RAM-BIST回路によるRANテストを行なう パタン)が散定される。RAMテストパタン生成回路1 に対しては発生させるテストパタンの内容、テスト対象 RAN選択回路2に対してはテストを行なうRANの選 **ク非同期書き込み」状態にされる。レジスタアドレス生** 成回路 1.0 への散定と、レジスタに対する書き込み方法 スト動作を行なうことを設定、判定レジスタ5と救済ア レジスタ (図3) 「擬似的クロッ ために、以下の各回路のレジスタに対 ドレスレジスタは、初期化される。各 の入力ピンSEには「H」が散定され、 については前記説明した通りである。

[0047] RAMテストパタン生成回路1では、テストパタンを生成し、切替回路3によりテスト動作を選択し、判定回路4によりRAM出力と出力期待値とを比較し、判定レジスタ5に判定結果(テスト結果)を格納する。救済解析回路6は、不良RAMアドレス救済アドレスを計算し、救済アドレスレジスタ7に計算された救済アドレスドレスを格納する。「RAMテストモード」では、全ての回路がクロックにKの周波数で動作する。

【0048】動作モードを「レジスタ回収モード」4にする。RAM一BISTによるRAMテスト結果の判定は、以下の各回路のレジスタ値を競み出すことにより行なう。判定レジスタ5からは良品/不良品質報が、数済アドレスレジスタ7からは救済アドレスが観み出される。セジスタ(図3)の入力ピンミには"II"が設定され、「擬似的クロック非同期動作」状態になる。レジスタのSTピンに「H"が入力されなければ、レジスタの内容が審き替ることがない。レジスタフドレス生成回路への設定と、レジスタに対する競み出し方法については前記に説明した通りである。そして、動作モードを「システム動作モード」にする。これに対応して切替回路3は、システム動作を選択し、通常システム動作とな

to.

【0049】以上に示す様に、この実施例によれは、RANI-BISTによる全ての動作を、一定の周波数のクロックを停止することなく印加し続けた状態で行なうことができ、クロックの開始、停止、変速による電源ノイズの影響を受けることなく、安定した電源のもとでRANテストを行なうことができる。

【0050】なお、本典施例によれば、RAM一BIS Tの制御回路そのものの動作テストを、MUX-SCA N方式の診断方法で行なうことができる。前記2図に示 した基本回路に、MUX-SCAN方式の診断回路が設 けられており、それをそのまま利用することができる。 けられており、それをそのまま利用することができる。 はられており、それをそのまま利用することができる。 はられており、それをそのまま利用することができる。 はられており、それをそのまま利用することができる。 はられており、それをそのまま利用することができる。 なる環境」でLSIのテストを行うためには、クロック を高速(=奥動作サイクル)に連続印加して、電源を安 定化させてからテストを行なうものである。ただし、高 速サイクルで「テストをする」こと自体は容易ではな い。現在800MH×のテスト能力をそなえたメモリー テスタは存在しない。仮に開発することを考慮すると膨 大な投資が必要になり、コスト的に見合わないである 【0052】もともとBIST回路は、能力の低いテスタを使つて高い周波数でのLSIテスト行なう目的で設けられるものである。そこで、クロックを停止することなく連続印加した状態により電源を安定化させた状態に保ち、その上でRAMテストの制御、実行、結果回収を強速のテスタにより可能とすることにより、超高速LSIとれに適合したRAM-BIST回路を提供することができる。前配により、本願発明では、RAMデスト

を行なう高速サイクルのクロックを印加したまま、RANーBISTへの設定動作→RANテスト動作→テスト結果の回収動作を連続して行なう事ができ、クロックの停止や変選をともなわないので、電源が安定した状態、つまりは電源ノイズによるレジスタの観動作が発生しない状態でRANI-BIST動作を行なうことができるものとなる。

持開平14-174662

8

[0053] この奥施例では、LSIの輪理診断方式 (たとえば、NIUXーSCAN方式)の枠組みの中で壊現することが可能であり、RANーBIST回路自身の動作を設定したことが可能である。高速サイクル (=LSIの寒動作サイクル) でのクロック動作を連続的に行ない、LSIの電源を安定させる。つまり、電源系に含まれる共振回路が道従できないような高い周波数のクロック信号を供給させた状態とし、その共振周波数付近で発生する大きなノイズの発生を抑制して電源ノイズが少ない環境を作り出 [0054] そして、テスト対象であるL.S.Iの動作速度に比べて、能力の低いテスタを使っての低い周波数でのL.S.Iに対するテスト制御(テストを行なうためのB.I.S.Iに対する設定やテスト結果の統み出し)は、上記のクロックとは「非同期」つまりは「ゆつくり制御」を行なう手段を持たせることより、能力の低いテスタを使つてもテストが可能である。このテスタの能力でのデータ入出力は、前記範値回路での共振周波数付近であることが多い。この発明に係るテスト回路及びテスト方法は、わざわざ上記共版周波数帯を避けるためにより違い周波数で動作させることなく、テスト回路の性能を十分に発揮させることができるからテスト時間の短縮化を図る上でも有益なものとなる。

[0055] つまり、上記のような共振周波数よりも低い周波数でのテスタのデータ入出力を行うと、その分テスト時間は長くなる。このような低い周波数でのデータ入出力を行うと、その分テス出力を行うために、前記クロック信号の周波数を低くしてたり、あるいは変更させると前記のような電源/イズが発生して、レジスタにおいてテストパタンの保持ができず、あるいは判定結果の保持ができなくなるが、この発明の適用によってそのような問題も回避することが

[0056] この実施例のように、低速なテスト装置を用いて、LSIを高速動作させるためには、上記システムクロックだけは高い周波数のものをLSIに供給する手段が必要になる。この実施例では、LSIに内臓のPLI回路16により前記のような約800NII2のような高周波数のクロック信号が形成される。例えば、PLI回路16での分周比を16倍にすれば、低速のテストな配値が50MII2のようなクロック信号しか供給できない能力しか特たないものでも、LSI側ではそれに対応した800MII2のような高い周波数のクロック信号

(01)

を生成することができ、かかる高速クロックでの動作が

能にされる。

【0.0.5.7】このようにしら1にPLL回路16を内蔵させることにより、テスト装置での低速なクロック信号の因波数を通倍して高いシステムクロック信号を生成し、LSIを動作させることが簡単に行うことができる。しかし、このようなPLL回路16で生成されたシ

る。しかし、このようなP1.1.回路16で生成されたシステムクロック信号と、低速なテスト装置の信号との正確な同期を採ることは大変困難になるものである。本翻発明では、クロック信号に対して非同期でRANーB1 STの制御が可能であるので、この構成によるテストを央現することができる。

【0058】上記のようにクロック信号に対して非同期でのRAM-BISTの制御が可能であることから、前記攻施例のPLL回路I6に代えて、低速なテスト装置とクロックのみを高速で供給する装置、つまりパルス発生回路との組み合わせとしてもよい。このようなパルス発生回路(パルスジェネータ装置)は、数GHzのような高い周波数のパルス信号を生成するものが比較的安価で入手可能であるために、上記パルス発生回路を含めたテスト装置を安価で形成することができる。

【0059】図7には、この発明に係る半導体集積回路 装置の他の一段施例のプロック図が示されている。この 実施例は、LOG1C(論理回路)ーBISTに組み込 んだ半導体集積回路装置に向けらている。この実施例の 半導体集積回路装置は、以下の各回路プロックにより構成される。 [0060] この奥施例では、擬似乱数発生器RAGR (Random Pattern Gneration Register) と、応答圧縮器 NISR (Multiple Input Signature Register) が 酸けられる。これらの擬似乱数発生器 PAG Rや応答圧縮 器器 NISR に酸けられたレジスタに対しては、前記図 6のRANI—BISTで示したのと同じようにし、1のクロック(LSIマンンサイクル)を供給した状態で、それよりも遅い周波数での書き込みや観み出しを行う手段が散けられる。

【0061】つまり、図示しないレジスタアドレス生成カンクタで形成されたレジスタ選択アドレスをデコーダで解析し、各レジスタのSS端子に入力する。そして、付配のようなレジスタ種き込みデータをSID端子に供給し、レジスターを込みイネーブルをSE端子に供給し、BIST制御回路により形成されたレジスタ種き込み下りが成されたレジスタ種を込み下りがある「端子に供給する。

(0062) 模似乱数発生器PAGRは、このようなレジスタへの き込みデータを基にしてPAGR論理回路20によりテストパタンを生成する。この英施例では、BISTテスト対象である一般論理21が複数プロックに分けられる。そして、かかる一般論理の入力と出力との間に設けられるフリップフロップ回路に前記のようなテスト入力機能と出力機能が設けられたテスト対象FF

(前配図3のレジスタ)が用いられる。

[0063] 前記プロック分割された一般論理21に対応されたテスト対象ドド (レジスタ) は、各プロック毎にテスト入力SIDと出力SDOとを用いてシリルアに接続される。したがって、前記擬似乱数発生器PAGRも上記プロック分割に対応して複数個が散けられる。同様に、上記プロック分割されたテスト対象ドド (レジスタ) に対応して、応答圧縮器MISRも複数個が設けられる。上記擬似乱数発生器PAGRと応答圧縮器MISRそのものは、公知であるのでその詳細な説明は省略す

[0064] この英施例のLOGIC-BISTの動作を図8のタイミング図を参照して次に説明する。 擬似乱数発生器RAGRと応答圧縮器NISRに対する制御、つまりはRAGRとMISR内のFF(レジスタ) の都き込み/競み出しは、レジスタ母き込みデータ信号(SE)、ID)、レジスタ音き込みイネーブル信号(SE)、、レジスタ選択アドレス信号(SS)とレジスタ報き込みトリガ信号(ST)によって前記 東施列と同様に行われ

【0065】このような設定動作が終了すると、BIST開始信号によりBIST動作に移行する。このBIST動作では、まずスキャンイン動作が実施される。上記数似乱数発生器PAGRで発生されたテストパタンは、LSIの論理回路の全てのテスト対象FFにMUXーSCAN制御によってシリアルに伝递される。このとき、レジスタ音き込みトリガSTは、クロックに同期して制御する必要があるので、モード選択信号およびBIST開始トリガ信号を入力とするBIST制御回路によって生成される。

と、BIST制御回路はシステムクロックの1周期だけ ン動作が終了する NIUXースャキン制御個号をロウレベルにする。これに **キンチェーンから一般論理21側に切り替えられて論理** 動作を実施し、その出力信号が上記テスト対象FFに保 持される。そして、上記MUXースャキン制御盾号をハ イレベルにすることにより、スャキンアウト動作に移行 して上記一般論理21の出力信号がシリアルに応答圧格 データがMISR内ドド (レジスタ) に保持される。そ して、レジスタ番き込みイネーブル信号をハイレベルに 器NISRの上記一般論理21に入力されて圧縮された を前記レジスタ選 前記MUXースセ [0066] 上記のようなスキャンイ することにより、NISRの観み出し 択アドレス信号 (SS) を用いて行う より、上配テスト対象ドドの入力は、

[0067] この奥施例のLOGIC-BISTは、前配図6のRAM-BISTと共存できる。また、図7の(一般論理)の中にRAM-BISTを組み込むことが可能である。この場合、RAM-BIST自体の論理診断を、このLOGIC-BISTを使用して行なうことがます。

[0068] 図9には、この発明に係る半導体集積回路 装置の他の一英施例のプロック図が示されている。この 英値のの半導体集積回路装置は、特に制限されないが、 DRAN (ダイナミック型RAN) とSRAN (スタティック型RAN) と、それを制御するためのユーザーロジック (User Logic) 及びテスト回路 BISTとインターフェイス回路 J T A G からなる。上記インターフェイス回路 J A T G は、クロック端子T C K に同期し、モード設定信号 T N S 及びテスト入ガデータT D I 及びデスト出力データT D Oをシリアルに入出力する。

[0069] DRAMは、特に制限されないが、64K ワード×288ビット(約18.4Mビット)のような 大きな記憶容量を拾つDRAMコアと、かかるDRAM コアに対して母き込み用に72ビットずつの記憶容量を 持つ4つのレジスタと、競み出し用の72ビットずつの 記憶容量を持つ4つのレジスタとを備える。SRAMは その入出力動作時のパッファレジスタとしての役割を持 ち、特に制限されないが、それぞれが128ワード×7 2ビット持つ母き込み用のボートが4個設けられ、それ ぞれが128ワード×72ビット持つ競み出し用のボートが4個設けられる。ユーザーロジックは、72ビット の単位で入出力する入出カインターフェイス部と、72 ビットずつのデータを上記SRAMとDRAMとの間で 伝達するマルチプレクサ等から構成される。

[0070] テスト回路BISTは、ユーザーロジック部とにおいてチェーン状にされてレジスタを構成するようにされたラッチ回路に対してシリアルにテストパターンを供給し、ユーザーロジック部及びDRAMやSRAMに対する動作を指示する信号をパラレルに送出させるというMUXーSCAN経路と、この発明に係る前記したがあった。

「擬似的クロック非同期動作」によるテスト経路とを備える。これにより、DRAMやSRAM及びユーザーロジックは、必要に応じてMUXーSCAN又は「擬似的クロック非同期動作」のいずれかの動作モードによりテスト回路BISTから供給されるテストパタンによって内部回路が動作させられてその判定を行うようにすることがです。

とができる。 【0071】上記の実施例から得られる作用効果は、下記の通りである。 (1) クロック信号に従って動作する内部回路に入力されるテストパタンを保持する第1のラッチ回路及び上記テストパタンを保持する第1のラッチ回路及び上記テスト回路を備え、上記テスト回路において、上記内部回路へのクロック信号の供給開始時に電源線に発生するノイズ周波数よりも高い周波数にされたクロック信号を上記内部回路及びテスト回路に継続的に供給した状態で、上記第1のラッチ回路へのテストパタンの入力動作と、上記第2のラッチ回路に保持された出力信号の出力動作とを上記クロック信号に対応し、かつその周期よりも長い周期により行うことによ

り、クロックの開始や停止及び変速による大きな観颂ノイズの影響を受けることなく、安定した電源のもとでテストを奥施することができるという効果が得られる。

特開平14-174662

[0072] (2) 上記に加えて、上記内部回路をメモリ回路とし、アドレス信号と動作制御信号とを含むテストパタンを入力し、第2のラッチ回路にメモリ回路の節み出し信号を取り込むことにより、メモリ回路を内部の論理回路から切り確した単独でのテストを実施することができ、テスト時間の短縮化を図ることができるという効果が得られる。

[0073] (3) 上記に加えて、上記テスト動作のときのクロック信号を、上記メモリ回路の通常の動作状態に対応した周波数とすることにより、奥路の回路動作に則したテストを奥施でき、信頼性の高い判定結果を得ることができるという効果が得られる。

[0074] (4) 上記に加えて、上記テスト回路として、上記メモリ回路に供給されるテストパタンとその期待値を生成するテストパタン生成回路及び上記第1のラッチ回路に保持されたテストパタンの入力と、通常動作ときの入力とを切り替える切替回路、上記メモリ回路から競み出された第2のラッチ回路の出力信号と上記期待値とを比較する比較判定回路とを備えることにより、簡単なテスタを用いることができるいう効果が得られ

【0075】(5) 上記に加えて、上記テスト回路として、上記比較判定回路の判定出力とメモリ回路に入力されるアドレス信号とを受けて救済を要否を判定する救済が所回路と、上記救済解析回路での救済アドレスを保持する救済アドレスレジスタとを更に備えるようにすることによって、メモリ回路に冗長機能を持たせることができるという効果が得られる。

[0076] (6) 上記に加えて、上記メモリ回路を複数個とし、上記テスト回路に複数個のメモリ回路のうち、テスト対象のメモリ回路を指定するメモリ選択回路を更に備えるようにすることにより、テスト回路の簡素化を図ることができるという効果が得られる。

[0077] (7) 上記に加えて、上記内部回路を論理回理回路とし、上記第1と第2のラッチ回路を上記論理回路の入力部と出力部に散けられるフリップフロップ回路に組み込むようにすることにより、少ないテストパタンでの論理回路のテストを英施することができる効果が得られる。

[0078] (8) 上記に加えて、テスト動作のときのクロック信号を上記内部回路の通常の動作状態に対応した固波数することにより、東際の回路動作に則したテストを実施でき、信頼性の高い判定結果を得ることができるという効果が得られる。

【0079】(9) 上記に加えて、上記テスト回路として上記論理回路の入力部に散けられた第1のラッチ回路に供給される入力信号を形成する様似乱数発生器と、

(13)

特開平14-174662

上記論理回路の出力信号を保持する類とのラッチ回路の 出力信号を受ける広答圧縮器とを更に備えるようにする ことより、簡単なテスタを用いて内部論理回路の判定を **行うようにすることができるいう効果が得られる。**

回路を複数のブロックに分け、各ブロック内の複数のフ リップフロップ回路を、上配第1と第2のラッチ回路を チ回路の出力信号をシリアルに応答圧縮器に出力させる [0080] (10) 上配に加えて、内部回路の論理 数発生器からシリアルに第1のラッチ回路にテストパタ ンを入力し、かかるテストパタンに対応した第2のラッ で、テスト時間の短縮化を図ることができるという効果 介して値列形態に接続し、それに対応された上記模似乱 ことにより、同時並列的に論理回路の検証ができるの

内部回路に入力されるテストパターンを保持する第1の の出力信号を保持する筑とのラッチ回路を合むテスト回 れたクロック信号を上配内部回路及びテスト回路に継続 的に供給し、上記算1のラッチ回路へのテストパターン の入力動作と、上記第2のラッチ回路に保持された出力 信母の出力動作とを上記クロック信号に対応し、かつそ 受けることなく、安定した電弧のもとでテストを実施す ラッチ回路及び上記テストパターンに対応した内部回路 路を用い、上記内部回路へのクロック信号の供給開始時 に動図線に発生するノイズ周波数よりも高い周波数にさ の開始や伊止及び安強による大きな観視ノイズの影響を の周期よりも長い周期により行うことにより、クロック

の読み出し信号を取り込むことにより、メモリ回路を内 メモリ回路とし、アドレス信母と動作制御信号とを含む 断の論理回路から切り儲した単独でのテストを東施する テストパタンを入力し、筑2のラッチ回路にメモリ回路 ことができ、テスト時間の短縮化を図ることができると いう効果が得られる。 **偽理回路とし、上記算1と第2のラッチ回路を上記論理** 回路の入力部と出力部に敷けられるフリップフロップ回 ンでの倫理回路のテストを攻施することができる効果が 路に組み込むようにすることにより、少ないテストパタ

[0083] (13) 上記に加えて、上記内部回路を [0081] (11) クロック値母に従って動作する [0082] (12) 上記に加えて、上記内部回路を ることができるという効果が得られる。

テストを実施でき、信頼性の高い判定結果を得ることが きのクロック信号を上記内部回路の通常の動作状態に対 **応した周波数することにより、 奥際の回路動作に則した 【0084】(14) 上記に加えて、テスト動作のと** できるという効果が得られる。 【0085】以上本発明者よりなされた発明を束施例に 為づき具体的に説明したが、本爾発明は前記東施例に限 定されるものではなく、その要旨を逸脱しない範囲で種 々変更可能であることはいうまでもない。例えば、レジ

は、東欧の動作状態と同じ高い周波数のクロックの供給 が困難な場合には、それよりも低い周波数を供給して動 ることができる。前記レジスタは、MUX-SCAN制 **御のための入出力機能を省略してもよい。クロック信号** の周波数は、テスト環境にあわせて実際の動作状態の周 作させるものであってもよい。ただし、そのときの電源 条で共協周波数よりも十分に高い周波数であることが必 法に広く利用でき 種々の実施形態を探 モリ回路を含む各 例えば、半導体ウ エハ上にし、これ完成された時点でのプローピングで 要である。この発明は、論理回路、メ **稲半導体集積回路装置とそのテスト方** 波数よりも低い周波数としてもよい。 スタのアドレス生成やその選択は、

[9800]

る第1のラッチ回 上記テスト回路において、上記内部回路へのクロック個 、安定した電源の る発明のうち代数 配の通りである。クロック信号に従って動作する内部回 路及び上記テストパタンに対応した内部回路の出力信号 号の供給開始時に電源線に発生するノイズ周波数よりも 倡号に対応し、かつその周期よりも長い周期により行う 上配第1のラッチ 上配第2のラッチ とを上配クロック ことにより、クロックの開始や停止及び変速による大き 高い周波数にされたクロック信号を上配内部回路及びデ を保持する第2のラッチ回路を含むデスト回路を備え、 に説明すれば、 【発明の効果】本願において開示され 回路に保持された出力信号の出力動作 な観頭ノイズの影響を受けることなく 的なものによって得られる効果を簡単 路に入力されるテストパタンを保持す もとでテストを実施することができる スト回路に継続的に供給した状態で、 回路へのテストパタンの入力動作と、

し、上記第1のラッチ回路へのテストパターンの入力動 クロックの開始や 【0087】クロック個号に従って動作する内部回路に 入力されるテストパターンを保持する第1のラッチ回路 及び上記テストパターンに対応した内部回路の出力信号 上記内部回路へのクロック信号の供給開始時に電源線に 作と、上記第2のラッチ回路に保持された出力信号の出 発生するノイズ周波数よりも高い周波数にされたクロッ 停止及び変速による大きな電源ノイズの影響を受けるこ を実施することか 力動作とを上記クロック信号に対応し、かつその周期よ を保持する第2のラッチ回路を含むテスト回路を用い、 ク個号を上記内部回路及びテスト回路に継続的に供給 となく、安定した電源のもとでテスト りも長い周期により行うことにより、

【図画の簡単な説明】

【図1】この発明に係る半導体集積回路装置に散けられ ロック図である。 タの基本回路の 【図2】この発明に用いられるレジス るテスト回路の一実施例を示す概略プ 東施例を示す回路図である。

タの一実施例を示 【図3】この発明に用いられるレジス

[図4] 図3のレジスタの動作の一例を説明するための すブロック図である

[図5] 図1の実施例回路の動作の一例を説明するため タイミング図である

【図6】この発明に係る半導体集積回路装置の一壌施例 のタイミング図である

を示すプロック図である。


[図7] この発明に係る半導体集積回路装留の他の一束 【図8】図7の実施例を説明するためのタイミング図で **植倒を示すプロック図である**


【図9】この発明に係る半導体集積回路装置の他の一英 **栖倒を示すプロック図である**


[符号の説明]


14…RAM、15…一般論理、16…PLL、PAG …スタティック型ランダム・アクセス・メモリ、DRA 1…テストパタン生成回路、2…テスト対象RAN選択 10…レジスタアドレス生成回路、11…アドレスデコ R…撥似乱数発生器、M15R…応答圧縮器、5RAM NI…ダイナミック型ランダム・アクセス・メモリ、J T c… 対所 フジ スタ、6…救済解析回路、7…救済アドレスレジスタ、 ーフェイス回路、BIST…テスト回路。 8…フューズ回路、9…フューズデータ転送制御回路、 **ーダ回路、12…オア回路、13…コントロール回路、** 3…切替回路、4…比較判定回路、 AG…インタ 四四部

(図1)










(Captur eDetebut)

(BetBeleat) 83



(14)



特開平14-174662 (13)

[図4]

者込み/職み出しモード(テスト)

SE 7

レジスタが製化されていないのできた込まない

6Dに入力したゲータ係 シダスタに関制基本

ARLZZSHREN


金額レジスタを設定した

88

10

ام

80





User Logic

JTAG

自知智慧

特開平14-174662





(11)

レロントページの統令

做別記母 (51) Int.C1.7

東京都青梅市新町六丁目16番地の3 株式

(72)発明者 日下田 恵一

会社日立製作所デバイス開発センタ内

F 1 G 0 1 R 31/28

j-7]-ド(参考) G

(72)発明者 中原 茂 東京都霄梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 Fターム(参考) 2G032 AA07 AB01 AC03 AE10 AG02 AG10 AK11 AK14 AL00 5L106 DD22 DD23 DD25 GG03

特開平14-174662